導入
PCBA 製造業界では、出荷前テストは品質基準を維持するための重要なチェックポイントです。{0}しかし、複雑な電子製品の多くは、複数回の検査を受けた後でも、顧客に届けられると依然として-時折発生するシステム クラッシュや信号の歪みなど-といった重大な問題を抱えています。基礎となるロジックを見ると、これは多くの場合、SMT 生産ラインが不十分であることが原因ではありません。試験装置ではなく、回路設計段階でテスト容易性のための設計 (DFT) が欠如しているため、多数の回路トレースとコンポーネントがテスト装置の死角に残ります。テスト範囲を最大化するには、出荷前に隠れた製造欠陥を徹底的に阻止するために、R&D プロセスの早い段階で DFT 設計を必須の標準として確立する必要があります。
テストカバレッジの分解: 多次元検査テクノロジーの物理マトリックス
PCBA テストの品質は、単一の機器の結果だけで判断することはできません。むしろ、さまざまな検査方法で提供されるカバレッジ範囲のマトリックス ベースの組み合わせが必要です。{0} PCBA 製造の主流の検査チェーンは以下で構成されます。自動光学検査 (AOI), 自動 X 線検査 (AXI)、-回路テスト (ICT)、および機能テスト (FCT)。 AOI と AXI は物理的な外観特性に焦点を当てており、BGA のコンポーネントの位置ずれ、はんだの欠陥、はんだブリッジ、および内部ボイドの 95% 以上を幾何学的レベルで検出できます。一方、ICT は物理プローブを使用してテスト ポイントに接触し、抵抗器、コンデンサ、インダクタなどのコンポーネントの電気パラメータ誤差を定量的に測定し、断線や短絡の欠陥を検出します。- FCT はエンドユーザーの動作環境をシミュレートし、入出力テストを通じてボード全体の動的な機能検証を実行します。- DFT 設計の主な目的は、回路図および PCB レイアウトの段階でテスト ポイントを戦略的に配置することで、ICT および FCT 機器が重要なノードから信号を妨げることなく取得できるようにすることです。これにより、包括的なテスト カバレッジが 98% 以上に最大化されます。
PCB レベルでの厳密な DFT 仕様: テスト ポイントの物理パラメータの正確な制御
テスト ポイントは、テスト機器を PCBA の内部回路に接続する物理ブリッジとして機能します。 PCB レイアウト段階では、テスト ポイントの寸法、間隔、分布によって、ピンベッド フィクスチャの製造の難しさと、その後の製造段階でのテストの安定性が直接決まります。{1}} DFM/DFT レビュー中に、プロセス エンジニアはテスト ポイントに対して厳密な物理的制約を確立する必要があります。独立したネットワークごとに少なくとも 1 つのテスト ポイントを予約する必要があります。テストパッドの直径は 0.8 mm ～ 1.0 mm に維持する必要があります。パッドが小さすぎると、テスト プローブを押し下げたときに中心が移動し、誤検知が頻繁に発生する可能性があります。隣接するテスト ポイント間の中心間距離は少なくとも 1.27 mm (50 mil) でなければなりません。{9}}- 1.0 mm (40 mil) の間隔が避けられない場合は、高価で脆いマイクロプローブを購入する必要があり、工具コストが大幅に増加し、耐久性が低下します。さらに、両面ピンベッド固定具の必要性を避けるために、テスト ポイントを PCB の背面に 100% 集中する必要があります。これにより、機械構造が簡素化され、各テスト サイクル中の機械的ストレスが最小限に抑えられます。-
バウンダリ スキャン テクノロジー: 高密度チップの隠れたデッド ゾーンを克服-
BGA、QFN、PoP（スタック パッケージ）などの小型化されたマルチピン コンポーネントの普及により、チップの下側のコア ピンには物理的なプローブがアクセスできなくなりました。{0}このような場合、IEEE 1149.1 規格に基づくバウンダリ スキャン テクノロジ (JTAG) は、DFT 設計に不可欠なツールとなっています。回路図設計段階で、研究開発担当者はバウンダリ スキャン機能をサポートするデジタル チップ（ハイエンド CPU、FPGA、DSP など）を選択する必要があります。-チップの内部エッジに沿ってシフト レジスタ ユニットを埋め込むことにより、標準 JTAG インターフェイス (TCK、TMS、TDI、TDO、TRST の 5 つの信号線で構成される) が PCB エッジのテスト コネクタに配線されます。 PCBA の製造が完了した後の ICT ステーションでは、テスターは物理プローブを使用してチップの底部にある数百の密集したはんだボールに接触する必要がありません。代わりに、JTAG インターフェイスを介してシリアル テスト ベクトルを注入することで、各ピンの論理状態を逆に読み取ることができます。このテクノロジーは、チップ内の内部ロジックの損傷だけでなく、BGA の底面にある冷はんだ接合や微細なブリッジを 100% 検出することができ、従来のテストの物理的スペースの制限を完全に克服します。
ハードウェア-ソフトウェア協調型 FCT 設計: 診断精度と閉ループのフル データ フローの向上-
機能テスト (FCT) は、PCBA が完全に動作するかどうかを検証するための最終防御線として機能します。この段階の DFT 設計では、ソフトウェア アーキテクチャとハードウェア インターフェイス間の緊密な連携が必要です。ハードウェア側では、DFT 設計では、FCT フィクスチャによる動的な電流と波形のモニタリングを容易にするために、コア電源レール (1.2V、3.3V、5V など)、クロック ソース、マイクロプロセッサ リセット ピンなどのクリティカル パス-をピン ヘッダーまたはテスト ブラインド ビア経由で引き出す必要があります。-ソフトウェア側では、ファームウェア エンジニアは専用のテストモードと自己テスト アルゴリズムを MCU または OS コードに組み込む必要があります。{9}}製品が FCT テストベンチに接続されると、テスト ソフトウェアはシリアル ポート、CAN バス、またはイーサネット経由で特定のコマンドを送信し、閉ループ通信のために各周辺モジュールを順番にアクティブにするようボードに指示します。-。データ パケットの損失や周波数偏差が発生した場合、システムは特定の障害コードと対応するコンポーネントの部品番号を 0.5 秒以内に正確に報告することができ、単に「ボードに欠陥があることが分かる」ことから「どのコンポーネントが損傷しているかを正確に特定する」へと品質管理が飛躍的に進歩しました。
DFT 設計を製品開発の DNA そのものに組み込むことは、PCBA 製造が無駄のない生産を達成し、欠陥ゼロの納品に向けて進むために避けられない道です。{0}}
NeoDen に関する概要
- 2010 年に設立、従業員数は 200 + 人、敷地面積は 27000+ 平方メートル工場。
- NeoDen 製品: さまざまなシリーズ PnP マシン、NeoDen YY1、NeoDen4、NeoDen5、NeoDen K1830、NeoDen9、NeoDen N10P。リフローオーブン IN シリーズと完全な SMT ラインには、必要なすべての SMT 機器が含まれています。
- 世界中で成功を収めている 10000+ 人の顧客。
- 40+ アジア、ヨーロッパ、アメリカ、オセアニア、アフリカをカバーするグローバル エージェント。
- R&D センター: 25+ のプロの R&D エンジニアを擁する 3 つの R&D 部門。
- CE に登録され、70+ 件の特許を取得しました。
- 30+ 人の品質管理およびテクニカル サポート エンジニア、15+ 人のシニア国際セールスが、タイムリーな顧客対応を 8 時間以内に行い、プロフェッショナルなソリューションを 24 時間以内に提供します。