AGND と DGND のグランド層は分離する必要がありますか?
簡単な答えは、それは状況によるということであり、詳細な答えは、通常は分離されていないということです。なぜなら、ほとんどの場合、グランド層を分離してもリターン電流のインダクタンスが増加するだけであり、それは良いことよりも害をもたらすからです。式 V = L(di/dt) は、インダクタンスが増加すると電圧ノイズが増加することを示しています。また、スイッチング電流が増加すると (コンバータのサンプリング レートが増加するため)、電圧ノイズも増加します。したがって、接地層は相互に接続する必要があります。
例として、一部のアプリケーションでは、従来の設計要件に準拠するために、ダーティなバス電源またはデジタル回路を特定の領域に配置する必要がありますが、サイズの制約により、ボードが適切なレイアウト分割を達成できなくなります。この場合、良好なパフォーマンスを達成するには、独立した接地層が鍵となります。ただし、全体の設計を効果的にするには、これらの接地層をブリッジまたは接続ポイントによって基板上のどこかで相互に接続する必要があります。したがって、接続ポイントは、分離された接地層全体に均等に分散される必要があります。最終的には、パフォーマンスの低下を引き起こすことなく戻り電流を流すのに最適な場所となる接続ポイントが PCB 上に存在することがよくあります。この接続ポイントは通常、コンバータの近くまたは下にあります。
電源層を設計するときは、これらの層で利用可能なすべての銅配線を使用します。可能であれば、これらの層が配置を共有しないようにしてください。追加の配置とビアによって電源層が小さな部分に分割され、電源層がすぐに損傷を受ける可能性があります。その結果、電力層がまばらになると、最も必要な場所、つまりコンバータの電源ピンへの電流経路が圧迫される可能性があります。ビアとアライメントの間の電流が絞られると抵抗が増加し、コンバータの電源ピン間にわずかな電圧降下が発生します。
最後に、電源層の配置が重要です。ノイズの多いデジタル電源層をアナログ電源層の上に決して積層しないでください。積層すると、2 つの電源層が異なる層にある場合でも結合する可能性があります。システムのパフォーマンス低下のリスクを最小限に抑えるために、設計では、これらのタイプの層を可能な限り一緒に積み重ねるのではなく、分離する必要があります。
PCB の電力供給システム (PDS) 設計は無視できますか?
PDS の設計目標は、電源電流需要に応じて生成される電圧リップルを最小限に抑えることです。すべての回路は電流を必要とし、需要の高い回路もあれば、より高速な電流供給を必要とする回路もあります。完全にデカップリングされた低インピーダンスの電源層またはグランド層と優れた PCB ラミネーションを使用すると、回路の電流要求による電圧リップルが最小限に抑えられます。たとえば、スイッチング電流が 1A になるように設計されており、PDS のインピーダンスが 10mΩ の場合、最大電圧リップルは 10mV です。
まず、PCB スタック構造は、より大きな静電容量層をサポートするように設計する必要があります。たとえば、6 層スタックには、上部信号層、第 1 グランド層、第 1 電源層、第 2 電源層、第 2 グランド層、および下部信号層が含まれる場合があります。第１グランド層と第１電源層は積層構造内で互いに近接して設けられ、これら２つの層の間隔は２〜３ミルであり、真性層容量を形成する。このコンデンサの大きな利点は、無料であり、PCB 製造ノートに指定するだけで済むことです。電源層を分割する必要があり、同じ層に複数の VDD 電源レールがある場合は、可能な限り最大の電源層を使用する必要があります。空いた穴を残さないようにしてください。また、敏感な回路にも注意してください。これにより、その VDD 層の容量が最大化されます。設計で追加層の存在が許容される場合は、1 番目と 2 番目の電源層の間に 2 つの追加の接地層を配置する必要があります。同じコア間隔が 2 ～ 3 ミルの場合、このとき積層構造の固有静電容量は 2 倍になります。
理想的な PCB ラミネートの場合、電源層の開始エントリ ポイントと DUT の周囲でデカップリング コンデンサを使用する必要があります。これにより、周波数範囲全体にわたって PDS インピーダンスが確実に低くなります。0.001µF ～ 100µF のコンデンサを多数使用すると、この範囲をカバーするのに役立ちます。どこにでもコンデンサを設置する必要はありません。コンデンサを DUT に直接ドッキングすると、すべての製造ルールに違反します。このような厳しい対策が必要な場合、回路には別の問題が発生します。
露出パッド (E-Pad) の重要性
これは見落とされやすい側面ですが、PCB 設計の最高のパフォーマンスと熱放散を達成するには重要です。
露出パッド (ピン 0) は、ほとんどの最新の高速 IC の下にあるパッドを指し、チップのすべての内部接地がデバイスの下の中心点に接続される重要な接続です。露出パッドの存在により、多くのコンバータやアンプでグランド ピンが不要になります。重要なのは、このパッドを PCB にはんだ付けするときに、安定した信頼性の高い電気接続と熱接続を形成することです。そうしないと、システムが重大な損傷を受ける可能性があります。
露出パッドの最適な電気的および熱的接続は、次の 3 つの手順で実現できます。まず、可能であれば、露出パッドを各 PCB 層に複製する必要があります。これにより、すべてのグランドに対してより厚い熱接続が提供され、特に高出力デバイスにとって重要な高速放熱が実現します。電気面では、これによりすべての接地層に良好な等電位接続が提供されます。最下層に露出パッドを複製する場合、デカップリング グランド ポイントおよびヒート シンクの取り付け場所として使用できます。
次に、露出したパッドを複数の同一のセクションに分割します。市松模様の形状が最適で、スクリーンクロスグリッドまたははんだマスクによって実現できます。リフロー組み立て中は、はんだペーストがどのように流れてデバイスと PCB 間の接続を確立するかを判断することができないため、接続は存在するものの不均一に分布している可能性があり、さらに悪いことに、接続が小さくて隅に位置している場合もあります。露出パッドを小さなセクションに分割することで、各領域に接続ポイントを設けることができるため、デバイスと PCB 間の信頼性の高い均一な接続が保証されます。
最後に、各セクションがアースにオーバーホール接続されていることを確認する必要があります。通常、領域は複数のビアを保持できるほど十分な大きさです。組み立てる前に、必ず各ビアをはんだペーストまたはエポキシで充填してください。このステップは、露出したパッドのはんだペーストがビアのキャビティに逆流しないようにするために重要です。そうしないと、適切な接続が行われる可能性が低くなります。
PCB の層間のクロスカップリングの問題
PCB 設計では、一部の高速コンバータのレイアウト配線では、必然的に 1 つの回路層が別の回路層とクロスカップルされます。場合によっては、敏感なアナログ層 (電源、グランド、または信号) が高ノイズのデジタル層の真上にある場合があります。ほとんどの設計者は、これらのレイヤーは異なるレイヤーに配置されているため、これは無関係であると考えています。これは事実でしょうか？簡単なテストを見てみましょう。
隣接するレイヤーの 1 つを選択し、そのレベルで信号を注入し、クロスカップルされたレイヤーをスペクトラム アナライザーに接続します。ご覧のとおり、隣接する層に結合されている信号が非常に多くあります。40 ミルの間隔であっても、隣接する層が静電容量を形成している感覚があり、そのため、周波数によっては信号が依然として 1 つの層から別の層に結合されることになります。
層上の高ノイズデジタル部品に高速スイッチからの 1V 信号があると仮定すると、層間の絶縁が 60dB の場合、非駆動層には駆動層から結合された 1mV 信号が表示されます。2Vp-p のフルスケールスイングを持つ 12 ビットのアナログ - デジタル コンバータ (ADC) の場合、これは 2LSB (最下位ビット) の結合を意味します。特定のシステムでは、これは問題にならない可能性がありますが、分解能が 12 ビットから 14 ビットに増加すると、感度が 4 倍に増加するため、誤差が 8LSB に増加することに注意する必要があります。
クロスプレーン/クロスレイヤの結合を無視しても、システム設計が失敗したり、設計が弱くなったりすることはありませんが、2 つのレイヤ間には予想よりも多くの結合が存在する可能性があるため、常に警戒する必要があります。
これは、ターゲット スペクトル内にノイズ スプリアス カップリングが見つかった場合に注意する必要があります。場合によっては、レイアウト配線により、意図しない信号が発生したり、異なる層への層クロスカップリングが発生したりすることがあります。機密性の高いシステムをデバッグするときは、次の点に留意してください。問題は下の層にある可能性があります。
記事はネットワークから取得したものです。侵害がある場合は、削除するためにご連絡ください。ありがとうございます。
投稿時間: 2022 年 4 月 27 日